IS200TSVCH2AED MRP246517用高性能SiC衬底对抗双极退化

　越来越多的电力电子应用需要更高的功率密度，并要求在更长的工作时间内具有高可用性，这给设备特性带来了巨大的压力，不仅需要提供增强的性能，还需要更高的可靠性。

　　在电源应用中，开关通常需要在反向工作模式下被动传导电流。虽然在基于IGBTs的系统中，这种功能是由目前最常见的SiC二极管来确保的，但当使用SiC MOSFETs时，反向传导是由同一晶体管的体二极管来执行的。通过构建SiC MOSFETs，其体二极管为PiN型，如图1所示。

　　已经广泛观察到通过4H-SiC晶体的双极电流有助于复合诱导堆垛层错(SF)的产生和扩展，这是RDSon增加，称为双极退化。这种退化发生在高双极电流密度应力下。靠近BPD(基面位错)到TED(穿透刃位错)转换点的空穴注入，或者沿着外延叠层中的BPD本身和SiC衬底下面的空穴注入，触发BPD的一个分量的滑动。这种滑动产生了沿基面扩展的肖克利堆垛层错(SSF)。这些SSF所覆盖的器件面积显著增加了器件的RDSon。对于高于500 A/cm的电流密度，这种特定的鲁棒性问题是主要的。当体二极管正向偏置时，这种导致传导功率损耗增加的故障机制会影响SiC MOSFETs。

　　图一。平面SiC MOSFET的基本结构，显示了PiN体二极管(左)和等效原理图(右)。图片由提供博多的动力系统[PDF]

　　防止双极退化

　　最近发现质子注入能够阻止4H-SiC衬底中的肖克莱堆垛层错(SSF)扩展，使得在辐照衬底上制造的器件实际上不受双极退化的影响。

　　分别来自名古屋大学和名古屋技术研究所Harada教授和Kato教授的研究清楚地证明了高剂量(> 1012H+/cm)质子注入到裸露的4H-SiC衬底上可以通过阻止SSF的传播来大大降低这种双极退化。虽然根本原因还没有完全确定，但目前的假设考虑了两种可能的现象。一是注入的质子创造了缩短少数载流子寿命的条件。第二种假说认为，注入的质子钉扎了基面位错。

　　SmartSiC工程基板通过Smart Cut工艺获得。这个过程如图2所示。在此过程中，在表面制备阶段(2)之后，用质子注入单晶4H-SiC施主晶片(阶段3)，剂量为1016(H+/cm)，其在Harada教授和Kato教授所使用的那些值的较高范围内。

　　图二。适应碳化硅的智能切割工艺。图片由提供博多的动力系统[PDF]

　　材料坚固性

　　调查…的潜在稳健性SmartSiC工程基板为了对抗双极退化，我们与美国海军研究实验室(NRL)合作，在2 μm(10 μm)厚的外延层上生长了10 μm厚的外延层18在。/厘米3)SmartSiC工程衬底以及标准单晶4H-SiC晶片上的转换缓冲。这种外延叠层与1200V SiC MOSFET上使用的外延叠层相同。

　　作为实验的结果，对于高达10 kW/cm(图3)的紫外线辐射，观察到SiC工程衬底中的SSF膨胀急剧减少，比其他实验中应用的高两个数量级。

　　图3。10kW/cm紫外线照射后的比较SSF膨胀(经N. Mahadik，Naval Research Laboratory许可复制)。图片由提供博多的动力系统[PDF]

　　在材料水平上首次表明工程衬底比单晶晶片具有实质性优势之后，通过在10 A、1200 V PiN SiC二极管(DUT)上进行的实验获得了充分的证实。如图4所示，dut采用注入铝的P+保护环和结终端扩展(JTE)来实现目标击穿电压。注入的Al已经在1700℃退火。衬底没有变薄(最终厚度为350 μm ),并且使用激光退火进行背面欧姆接触形成。总共测试了10个在SmartSiC工程衬底上制造的器件和8个在标准单晶SiC晶片上制造的器件。

　　图4。在SiC工程衬底上制备的10 A、1200 V PiN二极管的图片。阳极有效面积:2毫米。图片由提供博多的动力系统[PDF]

　　dut通过软焊料连接到DBC基板上，并在25°c的冷却剂温度下从基板背面进行水冷。然后使用弗劳恩霍夫IISB研究所开发的脉冲模式装置，在高正向电流下对dut施加应力。施加峰值为45 A的600秒的电流脉冲(电流密度为2250 A/cm ),间隔150毫秒的冷却时间。每隔600秒应力脉冲后，一个低电流注入PiN二极管，通过正向压降监控DUT结温度。在应力阶段，施加了600k个循环(应力脉冲+冷却期)，对应于360秒的累积应力时间。应力设置如图5所示。

　　图5。显示DUT安装在DBC上的应力设置。图片由提供博多的动力系统[PDF]

　　通过四点探针装置进行应力前和应力后DUT表征。为了证明双极退化对dut的影响，获得了在两种类型的衬底上制造的所有器件在应力之前和之后的I(V)曲线的演变。双极退化的量定量地确定为正向电压的偏移(Vf= Vf _后应力- Vf _预应力图6中示出了在单晶4H-SiC上制造的参考DUT的预加应力和后加应力条件下的典型I (V)曲线。

　　图6。在单晶4H-SiC晶片上制备的参考DUT样品的典型应力前和应力后I(V)特性。图片由提供博多的动力系统[PDF]

　　图7显示了V的箱线图f在两种类型的基底上测试的所有样品从应力前到应力后的条件。对于在单晶4H-SiC晶片上制造的器件，Vf异常样本大于2 V时，正向特性约为500 mV。基于SmartSiC工程基板制造的器件正向特性没有任何显著变化，正向特性约为1Vf10mV左右，接近测量精度。在十个受应力的衬底样品中，只有一个SiC工程衬底样品表现出约200 mV的显著漂移。这些结果在器件水平上证实了先前在晶片水平上获得的对工程衬底的双极退化的免疫性的第一个指示。

　　图7。箱线图显示了两种类型基板的所有测试样品的Vf (Vf偏移)。图片由提供博多的动力系统[PDF]

　　目前正在进行失效分析，以便在二极管的电极被移除之后，通过光致发光(PL)来检查肖克利堆垛层错(SSF)的演变。详细结果将在PCIM 2025期间公布(SiC可靠性海报会议，2025年5月6日下午)。

　　实验结果和结论

　　在器件水平上进行的实验的结果与在外延衬底上高达10 kW/cm的UV光的高能量密度下在晶片水平上获得的结果完全一致。在当前工作的情况下，通过注入45 A的正向电流，在1200 V SiC PiN二极管上产生应力，对应于2250 A/cm的电流密度。

　　这项工作在PiN二极管上得出的结论可以推广到SiC MOSFETs的预期行为，因为在这些器件上观察到的双极性退化现象源于其体二极管的双极性正向导通。

　　本文介绍的研究无可辩驳地证明了SmartSiC工程基板在抗双极性退化方面的耐用性，有助于实现更高的性能和更可靠的电源应用。

　　获得此处所示结果所需的工作已在内完成转型项目，由「关键数码科技联合项目」资助，项目编号