HWA143-TDM-PMC-V20 碳化硅晶片和外延技术的进步使得经济实惠的功率半导体成为可能

HWA143-TDM-PMC-V20 

　　从可再生能源到电动汽车，碳化硅(SiC)功率半导体已经成为通过电气化追求可持续性的关键。尽管该技术提供了优于硅替代品的宝贵效率优势，但由于制造挑战，SiC组件仍然相对昂贵。克服这些挑战是生产商业上可行的组件的关键。

　　生长碳化硅晶体

　　碳化硅具有复杂的晶体结构，具有许多不同的多型体。它表现出极高的硬度——这两种特性不适合制造亚微米特征尺寸的精密电子元件。虽然用于晶片生产的硅锭可以常规生产出接近完美的结果，但是SiC锭或晶锭通常包含几种由不完美生长导致的缺陷。

　　图1显示了适合高产量二极管生产的高质量晶片上的缺陷位置分析结果。

　　图一。碳化硅晶片的缺陷位置分析。图片由提供博多的动力系统[PDF]

　　在最严重的缺陷中，由原子错位引起的基面位错(BPD)会引入影响晶格整体完整性的应变。另一方面，诸如螺旋位错(SD)的缺陷在轴周围形成，并且在外延后可以在表面产生可见的缺陷。改善对晶体生长条件的控制，以及应用生长后处理，有助于减轻SD。

　　胡萝卜缺陷，即SiC晶体中的圆锥形或胡萝卜形夹杂物，发生在生长过程中螺旋位错与晶体表面相交时，为杂质进入晶体提供了通道，从而产生胡萝卜形夹杂物。也可以有空心位错，称为微管。缺陷的其他潜在原因包括不规则的晶体堆叠、缺失的原子、多余的原子以及可以延伸穿过晶格的晶界。

　　晶片和外延挑战

　　晶棒生长后，用镶金刚石的线锯切割晶片，然后研磨抛光。由于SiC的极高硬度，这些工艺耗时且昂贵，然而一些缺陷不可避免地保留在衬底表面中和下面。当应用外延时，这些缺陷会阻碍层的生长，导致台阶聚束，有效地减缓台阶的形成，并导致台阶高度的干扰和不希望的变化。晶体表面下的缺陷影响器件参数，例如体二极管特性和与栅极氧化物的界面质量。

　　此外，经过研磨和抛光后，局部位置的平整度比普通硅更难达到。然而，平坦的表面对于器件制造是至关重要的，以允许光刻设备的适当聚焦，从而获得精确的器件尺寸，直接影响电参数。

　　步进器试图聚焦在每个位置的中心。因为光刻设备的景深相对较浅，晶片形状的变化意味着图像在某些地方聚焦不太清晰。随后，反应器引起外延掺杂和厚度的变化，导致器件参数的扩展。这碳化硅MOSFETs的击穿电压(BVDSS)众所周知受到的影响特别大(图2)。任何给定晶片上某些位置的严重缺陷都可能产生一些根本不能工作的管芯。

　　图二。在晶片表面不同位置制造的MOSFETs的测量BVDSS，显示由于外延掺杂和厚度造成的径向变化。图片由提供博多的动力系统[PDF]

　　定义晶圆质量

　　晶片中缺陷的程度显著影响晶片将生产的好管芯的数量。更多的缺陷意味着更低的产量，这实际上推高了单位部件的价格。另一方面，设定高规格可以提高裸晶圆的价格。

　　当安排SiC外延片的供应时，芯片制造商必须规定缺陷的可接受水平。该行业必须学会如何建立可行的规范，使供应商能够经济高效地交付合适的质量，同时允许设备制造商生产足够多的功能性芯片，以保持商业可行性。

　　Epiwafer供应商提供一份分析证书(CofA ),确认符合约定的规格。随着对这些问题理解的加深，器件制造商已经要求外延片供应商在CofA中提供更多信息。

　　在SiC历史的早期，供应商和设备制造商只关注少数几个晶圆参数。例如，在历史上，只监测晶片表面上的缺陷总数。现在，CofA通常指定必须无缺陷的站点的百分比，并对严重关注的缺陷进行具体限制，例如BPD。在用于MOSFET生产的晶片中，具有零BPD缺陷的位置的百分比是最重要的。

　　表面平坦度通常也是针对整个晶片而言的。经验表明，器件制造商需要保证晶片表面更多局部区域的平整度。因此，局部场地平整度已成为典型的要求参数。

　　图3显示了典型SiC外延片CofA的参数示例。在此列表中，局部场地平整度表示为SBIR，或场地背面焦平面安歌。将表面拓扑视为场地中心点上方和下方的一组波峰和波谷，SBIR是最高波峰高度和最低波谷深度的总和。尽管2 m的SBIR值被认为是足够的，但是1.2 m是更可接受的范围，以最小化作为制造的器件中的缺陷原因的平整度偏差。

　　流程和设备

　　对外延晶片中的缺陷类型、它们的原因以及它们对元件质量和性能的影响的了解越来越多，这推动了晶片生产可用的工艺和设备的改进。

　　表1。coa中规定的关键参数。

　　外延层特性

　　外延层1(缓冲)厚度1微米

　　外延层1(缓冲层)掺杂浓度1.00 E18在/厘米处3

　　外延层2(漂移)厚度14.5微米

　　外延层2掺杂浓度6.0 E15在/厘米处3

　　扩大免疫后特征

　　翘曲、外延晶片≤ 50微米

　　弓形，外延晶片40微米

　　总厚度变化(TTV)，外延晶片≤ 10微米

　　外延晶片位置平坦度;SBIR (LTV)马克斯≤ 5微米

　　外延晶片位置平坦度;SBIR (LTV)≤ 2微米

　　表面光洁度< 0.5纳米

　　正面目视检查要求

　　划痕-累积≤ 150毫米

　　表面缺陷密度< 0.5 (Typical 0.1)厘米3

　　无缺陷区域(2 mm□)> 93%

　　BPD密度< 0.5 (Typical 0.1)厘米3

　　BPD自由区(2mm□)> 90%

　　SiC的极端硬度从晶片制作的最初阶段就提出了挑战。用于从晶棒上切割晶片的切割盘或镶有金刚石的线锯面临很高的破损风险。激光切割允许从昂贵的晶棒上切割出更多的衬底，很快将成为首选。此外，激光切割可以缩小相邻管芯之间浪费的“街道”,并增加每个晶片的管芯。

　　此外，正在努力使所谓的边缘排除最小化，并允许在更靠近晶片边缘的地方应用工艺。关于晶片边缘4-6 mm内的材料特性的更好的数据有助于提高该区域的利用率，以生产更多可用的管芯并降低单位器件成本。

　　商业化也在推动反应堆设计的改进。随着需求量的增加，多晶片反应器变得更加经济。另一方面，处理单个晶片提供了更大的灵活性来完善设置。此外，光刻运动控制的进步允许更小的步长，从而最小化和减少缺陷的情况。现在典型的步长大约是前几代设备的25%。

　　此外，景深通常更大，允许表面平整度有额外的公差。SBIR较大的工厂现在可以生产参数在可接受范围内的器件。通过确保更均匀的外延掺杂和厚度，优化反应器中掺杂剂蒸汽流动和晶片移动的改进也最小化了在晶片上不同位置产生的器件特性的差异。

　　此外，最佳实践也在不断改进，例如定期清洗反应堆。当颗粒积聚在反应器的内部组件和机械装置上时，去除这些颗粒可以防止掉落，否则会在晶片表面产生各种形状和大小的缺陷

　　碳化硅与硅

　　在元件制造的每个阶段，从晶锭或晶棒生产到切片、外延、光刻和切割，SiC都是比硅更具挑战性的衬底。理解和克服这些挑战决定了这项技术从研究到商业化的旅程。在高效转换器和驱动器中采用SiC的技术理由显而易见。随着生产过程、设备和实践的每一次改进，经济论点变得越来越有说服力。